Реализация интерфейса MAC уровня для Ethernet на программируемЫх логических интегральных схемах
Электронный научный архив УРФУ
Информация об архиве | Просмотр оригинала| Поле | Значение | |
| Заглавие |
Реализация интерфейса MAC уровня для Ethernet на программируемЫх логических интегральных схемах
IMPLEMENTATION OF MAC LEVEL INTERFACE FOR ETHERNET ON PROGRAMMABLE LOGIC INTEGRATED CIRCUITS |
|
| Автор |
Попов, А. Н.
Гусев, А. В. Popov, A. N. Gusev, A. V. |
|
| Тематика |
ETHERNET
MAC FPGA PACKET FILTERING MEDIAINDEPENDENT INTERFACE ETHERNET MAC FPGA ФИЛЬТРАЦИЯ ПАКЕТОВ НЕЗАВИСИМЫЙ ОТ СРЕДЫ ПЕРЕДАЧИ ИНТЕРФЕЙС |
|
| Описание |
В работе представлена реализация модуля MAC уровня Ethernet на языке описания аппаратуры Verilog для программируемых логических интегральных схем типа FPGA. Рассматриваются уровни Ethernet и интерфейсы между уровнями MAC и PHY.
The paper presents an implementation of the Ethernet MAC module in the Verilog hardware description language for programmable logic integrated circuits. The Ethernet layers and interfaces between the MAC and PHY layers are covered. |
|
| Дата |
2024-05-16T07:56:47Z
2024-05-16T07:56:47Z 2024 |
|
| Тип |
Conference Paper
Conference object (info:eu-repo/semantics/conferenceObject) Published version (info:eu-repo/semantics/publishedVersion) |
|
| Идентификатор |
Попов А. Н. Реализация интерфейса MAC уровня для Ethernet на программируемЫх логических интегральных схемах / А. Н. Попов, А. В. Гусев. — Текст : электронный // ИНТЕР – Информационные технологии и радиоэлектроника : сборник тезисов студенческой конференции (Екатеринбург, 13-14 мая 2024 г.). — Екатеринбург : Издательский Дом «Ажур», 2024. — C. 39-43.
978-5-91256-646-2 http://elar.urfu.ru/handle/10995/133784 |
|
| Язык |
ru
|
|
| Связанные ресурсы |
ИНТЕР – Информационные технологии и радиоэлектроника (2024)
|
|
| Формат |
application/pdf
|
|
| Издатель |
Издательский Дом «Ажур»
|
|